來源：新浪VR

有關(guān)AMD即將推出的Ryzen 4000“ Vermeer” CPU的更多數(shù)據(jù)已經(jīng)浮出水面。盡管大部分內(nèi)容基本上可以證實我們已經(jīng)知道的知識，但是有一個驚喜：第4代Ryzen CPU將支持高達(dá)1TB的ECC DRAM（每個通道512GB）。如前所述，AMD將使用新的共享32 MB L3緩存的八核CCX獲得更新的CCD設(shè)計。以前，使用Matisse和Vermeer，L3緩存在CCX的四個內(nèi)核之間共享。通過允許每個內(nèi)核訪問更多的3級緩存，此更新將提高命中率。

威猛（Vermeer）旗艦產(chǎn)品具有多達(dá)16個內(nèi)核和32個線程（橫跨兩個CCX / CCD）以及64 MB的總L3緩存，其內(nèi)核數(shù)量將保持不變。主要的性能提升將來自IPC的提高和時鐘速度的提高。AMD不會在短期內(nèi)采用AVX512，因此執(zhí)行單元應(yīng)該保持大致相同。分支預(yù)測器可能會升級，落后于Sunny Cove的負(fù)載存儲單元也會隨之升級。考慮到這次沒有節(jié)點收縮，退出和重新排序緩沖區(qū)將保持不變。除此之外，寄存器可能會與低級緩存一起進(jìn)行調(diào)整。

至于增加的時鐘速度，我們已經(jīng)知道工程樣本能夠達(dá)到4.9GHz。因此，零售芯片應(yīng)該能夠為Ryzen 7和Ryzen 9型號提供至少5GHz的升壓時鐘。我希望對內(nèi)存控制器和Infinity Fabric也有所改進(jìn)，就像我們在Renoir上看到的一樣。

Ryzen 4000臺式機CPU應(yīng)該能夠運行更快的DDR4內(nèi)存，并具有改進(jìn)的Infinity Fabric和DRAM鏈接，從而降低延遲，從而提高游戲性能。

最后，這是泄露的文件中有關(guān)新處理器的PCH和I / O功能的數(shù)據(jù)：

可伸縮數(shù)據(jù)結(jié)構(gòu)（IF）：將計算復(fù)合體，I / O芯片和內(nèi)存接口相互連接。

處理請求，響應(yīng)和數(shù)據(jù)流量處理探測流量以促進(jìn)一致性，每個DRAM通道最多支持512GB處理中斷請求路由（APIC）可擴(kuò)展的控制結(jié)構(gòu)。這提供了數(shù)據(jù)路徑，該路徑提供了對所有塊的配置訪問路徑處理配置請求，響應(yīng)和數(shù)據(jù)流量GMI2：最多兩個特殊的數(shù)據(jù)結(jié)構(gòu)端口，用于連接CCD。

記憶體介面

2個統(tǒng)一內(nèi)存控制器（UMC），每個都支持一個DRAM通道2個DDR4 PHY。每個PHY支持：64位數(shù)據(jù)加ECC每個PHY 1個DRAM通道每個通道2個DIMMDDR4傳輸速率從1333MT / s到3200MT / sUDIMM支持

PSP和SMU

MP0（PSP）和MP1（SMU）微控制器本文檔將AMD安全處理器技術(shù)稱為平臺安全處理器（PSP）。 熱監(jiān)控保險絲時鐘控制

NBIO

PCI設(shè)備ID信息使用的所有設(shè)備的供應(yīng)商ID為1022h（請參閱表18 [PCI設(shè)備ID

分配]。

2個SYSHUB1個帶有IOMMU v2.x的IOHUB兩個8×16 PCIe控制器，支持Gen1 / Gen2 / Gen3 / Gen4。請注意，通過將x2PCIe®端口和相同2條通道上的兩個SATA端口組合在一起，可以支持SATA Express。24通道組合PHY，UPI多路復(fù)用

Fusion Controller集線器（FCH或南橋（SB））

消費者價格指數(shù)CLKGEN / CGPLL用于refclk生成GPIO（數(shù)量取決于復(fù)用）LPC實時時鐘（RTC）SMBusSPI / eSPI阿扎利亞高清晰音頻多達(dá)2條SATA Gen1 / Gen2 / Gen3通道，還為SATAe提供了傳統(tǒng)SATA支持端口。與PCIe共享通用輸入輸出USB3.1 Gen24個端口，包括對傳統(tǒng)USB速度的支持